此外，在系統(tǒng)PCB設計中，粗略評價速度，并在能夠的狀況下恰當改動元件的選擇，也可以降低功率。
　　下列方案可供選擇：
　　1.降低任務電壓。當電壓從5V降低為3V時功耗將削減60%。
　　2.采用智能電源。在系統(tǒng)中添加恰當?shù)闹悄懿聹y、檢測，并僅在需求時才對系統(tǒng)供電。很多膝上型電腦及其電源治理就具有這種非凡的機制，只給需求任務的電路加電，并在不用要時降低時鐘速度。
　　3.采用較低的時鐘速度。因為CMOS電路中功率是開關頻率的函數(shù)，因而較低的時鐘速度下器件的功耗也較小。
　　4.對輸入旌旗燈號作出限制。在模仿電路(包羅A/D轉換器)中，限制輸入旌旗燈號的帶寬有助于削減對高速電路的要求，假如有能夠降低A/D轉換器的速度,也能削減功耗。
　　5.對I/O進行設置，使它只在任務時耗費功率。但從不任務形態(tài)到任務形態(tài)的轉換需求較長的工夫，別的一個反作用是能夠發(fā)生與輸出電路有關的額定漏電流，使輸出電壓降至電源的一半，并使其它輸出電路處于很高的漏電穿插任務區(qū)域。
　　6.擴展輸出局限。關于很多ASIC來說，設計輸出電路僅用于驅動一個規(guī)范IC。經(jīng)過從新調整電路使其足以驅動封裝和板上的寄生元件，并留出電扇負載的平安余量，如許可以減小輸出電路尺寸和功率。
　　7.改用其它技能。BiCMOS電路綜合了CMOS器件和雙極性器件的長處，它是工藝復雜性更高以及本錢更高的最佳折中方案。GaAs器件也能知足較低功耗和較高速度的要求，合用于那些以速度為首要設計目的的高價系統(tǒng)。